

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 57-114277
(43)Date of publication of application : 16.07.1982

(51)Int.Cl.
H01L 29/72
H01L 29/08
H01L 29/40


(21)Application number : 56-000617 (71)Applicant : TOSHIBA CORP
(22)Date of filing : 06.01.1981 (72)Inventor : SAEKI SHUZO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enhance the reliability of a semiconductor device by providing a flat plate-shaped electrode terminal of a main electrode on the main electrode of a semiconductor substrate assembled with the main electrode and a control electrode in a region in which a control electrode is not provided.

CONSTITUTION: Flat plate-shaped electrode terminals 171-174 connected to main electrodes are formed on main electrodes in which a control electrode of a semiconductor substrate 11 assembled with main electrodes (emitter electrodes) 161-164 and control electrode (base electrode) 15 are provided. In this manner, a wire bonding can be facilitated to improve the reliability of a semiconductor device.



② 日本国特許庁 (JP) ② 特許出願公開
 ② 公開特許公報 (A) 昭57-114277

②Int. CL³
 H 01 L 29/72
 29/08
 29/40

識別記号 衆内整理番号
 7514-5F
 7514-5F
 7638-5F

②公開 昭和57年(1982)7月16日
 発明の数 1
 審査請求 未請求

(全 8 頁)

②半導体装置

②特 願 昭56-617
 ②出 願 昭56(1981)1月6日
 ②發明者 佐伯修三
 川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス
 タ工場内

②出願人 東京芝浦電気株式会社
 川崎市幸区堀川町72番地
 ②代理人 弁理士 鈴江武彦 外2名

要 細

1. 発明の名称

半導体装置

2. 特許請求の範囲

半導体基板の正面に設けられた一層電極の第1不純物領域と、この不純物領域内にその領域の同一平面に露出するように設けられ、少なくとも一部が該領域に対して相対に入り込んだ形状をなす逆導電性の第2不純物領域と、これら不純物領域上の一部に夫々設けられた第1電極および第2電極と、前記第1不純物領域および第2不純物領域が相互に入り込んだ部分に設置された前記第2電極の平板状電極粒子とを具備し、前記平板状電極粒子が設置される領域外の第1不純物領域上に前記第2電極に対して分離した前記第1電極を設け、かつ前記平板状電極粒子を第1電極の存在しない領域の第2電極上に設置したことを特徴とする半導体装置。

3. 発明の詳細を説明

本発明は半導体装置に属し、より具体的には

パワー半導体装置において大電流を取出すための端子構造に関する。

例えばパワートランジスタでは、電流増幅率を増大するためにはミッタ領域とベース領域とを互いに入り組ませて両者間の対向部を大きくした構造が採用されている。第1図(a)はこのように形成されたパワートランジスタの平面図、第1図(b)および(c)は第1図(a)のA-A線、C-C線に沿った断面図である。これらの図において、1はコレクタ領域を兼ねたシリコン基板である。該シリコン基板上の正面にはド型のベース領域2が形成されている。ベース領域2には4つの独立したド型のエミッタ領域4、4'、4''、4'''がシリコン基板上の正面に露出して埋込形成されている。各エミッタ領域4、4'、4''、4'''は、中央の幹部からその両側で細状に突出した入り組んだ形状を有している。この形状は第1図(b)のD-D線に沿った断面図である第1図(d)に現われている。両図(b)において11～14はエミッタ領域4の形状突起であり、15

～ δ はエミッタ領域 δ の形状突起である。従ってベース領域 α とエミッタ領域 δ ～ δ とは、エミッタ領域の形状突起の部分で相互に入り込んでいる。上記ベース領域 α の露出表面にはA層からなるベース電極 α が形成されており、エミッタ領域 δ ～ δ 上にはA層からなるエミッタ電極 δ ～ δ が形成されている。この結果、第1回図に示すように、ベース電極 α とエミッタ電極 δ ～ δ とは相互に入り込んだ状態になっている。第3回図～(3)において、 γ はコレクタ電極である。

上記構成からなる従来のパワートランジスタにおけるベース端子およびエミッタ端子の取出しは、ベース電極 α およびエミッタ電極 δ ～ δ にA層からなる取出しリードを接着部移動などの方法で接続して行なわれていた。これは、ベース電極 α およびエミッタ電極 δ ～ δ の軸が数軸で、かつベース電極 α と同一レベルにあるため、これ以外に端子の取出しができないからである。この場合、ベース電極 α の取出し

リードは一本である。しかもベース電流は比較的小さいからそれ程問題にはならない。しかし、エミッタ電極からの取出しリードは各エミッタ電極 δ ～ δ の夫々に必要であり、この場合夫々のエミッタ電極 δ ～ δ から取出された本の取出しリードは共通の集電端子に接続される。そして、このように取出されたエミッタ電極 δ ～ δ からの取出しリードを捲れるエミッタ電流は極めて大きい。従って、このように細いA層からなる複数取出しリードをワイヤーベンディングして集電端子を形成したパワートランジスタでは取出リードの接続部における信頼性の点で問題があった。また、電源電圧100V以上の直結電源で使用することが多いから、トランジスタが故障した場合に取出しリードが壊れ、壊断部ではアーカが発生して焼損の危険があるなどの問題があった。

そこで、このような問題を解決するため、エミッタ領域を突出させた構造を有する同様のパワートランジスタが製造されている。第2回

(a) および (c) にその一例を示す。回路 (a) ～ (c) は第1回図および(b)に対応する断面図である。平面図は第1回図(a)と同一であるため省略した。これら断面図に示すように、4つの独立したエミッタ領域 δ ～ δ はベース領域 α の表面から突出して形成されている。また、第1回図(b)～(c)に対応する部分には同一の参照番号を付してある。上記構成からなるパワートランジスタだけ、第1回図に対応する断面図である第2回図 (d) で示すように、エミッタ領域 δ ～ δ 上を複数導電性の金属平板 β を各エミッタ電極 δ ～ δ に圧着または接着することにより集電端子を形成することができる。従って、各エミッタ電極からの取出しリードによってエミッタから集電端子を形成したときのワイヤーベンディングの信頼性の問題および取出しリードの接続部の問題は生じない。しかし、この場合にはエミッタ領域 δ ～ δ を突出構造とするためにシリコン基板上の表面をエミッタ領域 δ ～ δ の形状にあわせてメカニカルに削除しなければな

らず、製造工程が複雑になり、特にエミッタ領域が複数の場合にはこのメカニカル削除が極めて困難であるという問題があった。

本発明は上述の事情に鑑みてなされたもので、例えばパワートランジスタのエミッタ電極のように大電流が流れる複数の主電極に對して信頼性の高い共通の集電端子を形成でき、かつ製品を製造工場で製造できる構造を具備した半導体装置を提供するものである。

以下第3回図 (a) ～ (d) を参照して本発明の1実施例を説明する。

第3回図(a)は本発明の1実施例になるパワートランジスタの平面図。第3回図(a)～(d)は夫々回路(a)～(d)におけるトランジスタの断面図である。これらの図において上部はコレクタ電極を兼ねたシリコン基板である。該シリコン基板上上の主面側には第1不純物領域としての1層のベース電極 α が形成されている。このベース電極 α には第2不純物領域としての4つの独立したエミッタ電極

141～144がシリコン基板上上の主面に露出して構造形成されている。各エミッタ領域、145～148は中央の幹部と、該幹部の両側に突出した多数の橋状突起からなる入り組んだ形状を有している。この状態は第1回転に示されている。同様において、149～152はエミッタ電極141の橋状突起であり、153～156はエミッタ電極142の橋状突起である。従って、ベース領域133とエミッタ領域141～144とは、エミッタ領域の橋状突起の部分で相互に入り込んでいる。上記各エミッタ領域141～144上にはA1の蒸着層からなる第2電極としてのエミッタ電極161～164が形成されている。その結果、エミッタ電極161～164はエミッタ領域141～144の各橋状突起に対応した橋状突起を有する。これら次々のエミッタ電極161～164上には、導電性の金属からなるエミッタ電極端子171～174が、エミッタ電極における橋状突起の一部を横って設けられている。このエミッタ電極

端子171～174は対応するエミッタ電極141～144に接合されていてもよく、また圧接する構造としてもよい。他方、前記ベース領域133上にはA1の蒸着層からなるベース電極18がエミッタ電極161～164と分離して形成されている。ただし、ベース電極18がエミッタ領域141～144の橋状突起と相互に入り込んで形成されている部分においては、この部分に設けられた前記エミッタ電極端子171～174で覆われたベース電極18上には第1電極としてのベース電極18は形成されていない。従って、エミッタ電極端子171～174はベース電極18とエミッタ領域141～144が相互に入り込んだ部分を覆っているが、ベース電極18とは接触せず、対応するエミッタ電極161～164のみと接触している。なお、第1回転～(4)において、133はコレクタ電極である。

以上の構成からなる本発明のパワートランジスタでは、エミッタ電極161～164のみが

燃焼し、ベース電極18よりも上方に突出したエミッタ電極端子171～174を除いてあるから、このエミッタ電極端子171～174上に令発電極を接合または押圧するによき、エミッタ領域141～144の全てに接続されたエミッタ電極端子を形成することができる。これを第3回転の断面図に対応する断面図で示したのが第4回である。同様において、133がエミッタの発電端子である。従ってエミッタ電極171～174の先々からこれらにポンティングされた取出しリードを用いずにエミッタの発電端子を形成でき、取出しリードにおけるポンティングの導通性の問題および取出しリードの換新の問題を回避することができる。またエミッタ領域141～144自身を突出構造にしなくてよいから、マサエフランジを行なう必要がなく、製造工程が簡略になることもない。

ところで、上記本発明によるパワートランジスタでは、ベース領域133とエミッタ領域141～144が相互に入り込んだ部分において、ベース領域

133のエミッタ電極端子171～174で覆われた部分にはベース電極18が形成されていない。従って、ベース電極が形成されていないベース領域133の部分ではベース抵抗が増大することになる。しかし、ベース電極は電流増幅率を1としてコレクタ電流の1/10。通常のパワートランジスタでは1/10と小さいから、上記本発明のパワートランジスタにおけるベース抵抗の増大による電流増幅率(1)の低下は比較的小くてすむ(もし、エミッタ抵抗が増大するのであれば、これによる電流増幅率(1)の低下はベース抵抗が増大する場合の10倍となる)。このように、本発明によるパワートランジスタはベース抵抗の多少の増大を容認し、その代償として製造が容易でかつ信頼性の高い複数エミッタからの発電端子構造を達成したものである。

なお、本発明は複数個のパワートランジスタのエミッタ電極から共通の発電端子を形成する場合にも適用することができる。このとき、個別のパワートランジスタが上記実施例のように

複数の独立したエミッタ電極を有するものである場合、また単一のエミッタ電極を有するものである場合の例れの場合にも本発明の適用することができる。

また、上記実施例において、例えばエミッタ領域 $\text{E}1$ の樹状突起が独立したエミッタ領域として形成され、この各エミッタ領域上にエミッタ電極が形成されていたとする。この場合、エミッタ電子 $\text{E}2$ はそのままこれら独立したエミッタ電極の集電端子となる。本発明におけるこのような実施例の平面図を第5図に示す。同図において、 $\text{Z}1$ はベース電極、 $\text{Z}1'$ ～ $\text{Z}3'$ はエミッタ電極、 $\text{Z}4$ はエミッタ集電端子である。この様の実施例の変形例の平面図を第6図に示す。同図において、 $\text{Z}1'$ はベース電極、 $\text{Z}1'$ ～ $\text{Z}3'$ はエミッタ電極、 $\text{Z}4'$ はエミッタ集電端子である。この変形例は全体の形状が円形であり、大きな異なる複数の独立したエミッタ領域が放射状に形成されている点で第5図の実施例と相違しているが、两者は同じ複数の実施例である。

他の集電端子が形成されたパワー半導体装置においては、電極性が高く、かつ製造が容易を前提条件を具備したパワーハーフウェーブルを提供するものである。

4. 図面の簡単な説明

第1図(a)は従来のパワートランジスタの平面図、第1図(b)～(d)は夫々同図(a)における $\text{B}1$ ～ $\text{B}4$ 、 $\text{C}1$ ～ $\text{C}4$ 線をおよび $\text{D}1$ ～ $\text{D}4$ 線に沿う断面図、第2図(b')および(c')はエミッタ領域を突出構造とした従来のパワートランジスタの第1断面および第2断面に対する断面図、第3図(d')は突出エミッタ構造のパワートランジスタにエミッタ集電端子を形成した第1断面に対する断面図、第3図(e)は本発明の1実施例であるパワートランジスタの平面図、第3図(f)～(h)は同図(e)の $\text{B}1$ ～ $\text{B}4$ 、 $\text{C}1$ ～ $\text{C}4$ 、 $\text{D}1$ ～ $\text{D}4$ 線に対する断面図、第4図は第3図(e)～(h)に示される本発明の1実施例であるパワートランジスタに複数エミッタの集電端子を形成した第3図(e)に対する断面図、第5図および第6図は本発明の他の

。

更に、本発明はパワートランジスタのみならずパワートランジスタのベース電極およびエミッタ電極に対する第1電極および第2電極（第1電極を流れる電流が第2電極を流れる電流よりもかなり小さい電流にあるもの）を有し、かつその両者が半導体基板の同一表面上に形成される他のパワー半導体装置にも適用することができる。このような半導体装置としては、例えば第1電極としてのゲート電極および第2電極としてのカソードを有するゲートアーチオフサイリスタ、第1電極としてのゲート電極および第2電極としてのソース電極またはドレイン電極を有する大電力の静電誘導トランジスタを挙げることができる。

以上詳述したように、本発明によれば、主電極（上述の第2不純物領域）領域と副電極領域（上述の第1不純物領域）が入り組んだ状態で半導体基板の同一表面上に露出して形成され、主電極領域上に形成された複数の主電極から共

通の集電端子が形成されたパワーハーフウェーブルである。

上記シリコン基板、 $\text{Z}1$ ～ $\text{Z}4$ ～ベース電極、 $\text{E}1$ ～ $\text{E}4$ ～エミッタ領域、 $\text{E}2$ ～集電端子、 $\text{Z}1'$ ～ $\text{Z}3'$ ～エミッタ電極、 $\text{Z}4'$ ～ $\text{Z}6'$ ～エミッタ集電端子、 $\text{Z}7$ ～ $\text{Z}9$ ～集電端子、 $\text{Z}10$ ～ $\text{Z}11$ ～ベース電極、 $\text{E}1'$ ～ $\text{E}3'$ ～ $\text{E}4'$ ～エミッタ電極、 $\text{E}2'$ ～ $\text{E}3'$ ～ $\text{E}4'$ ～集電端子。

出願人代理人 弁護士 鮎 江 武彦

図1

(A)






図1

(B)



(C)



(D)







図2






(C)



(D)





手 続 補 正 書 (方式)

昭和 56 年 5 月 25 日

特許庁長官 為 田 春 雄 殿

1. 事件の表示

特許昭 56-617号

2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出願人

(807) 東京芝浦電気株式会社

4. 代理人

住所 東京都港区虎ノ門1丁目26番5号 第17席ビル
平105 電話 03(503)3-1811 (大代表)

氏名 (5887) 佐藤 仁 鈴 江 武 彦

5. 補正命令の日付

昭和56年4月28日

6. 補正の対象

明細書、図面



これらの図に示すように、4つの独立したエミッタ領域(α_1')~(α_4')はベース領域 α の表面から突出して形成されている。それ以外は第1回(A)~(D)のパワートランジスタと同じ構造(従つて、平面図は両者とも全く同一である)を有し、対応する部分には同一の参照番号を付してある。

上記構造からなるパワートランジスタでは、第2回(A)のD~D線に沿う断面図により示すように、エミッタ領域(α_1')~(α_4')上を覆う導電性の金属層 β を各エミッタ電極 β_1 ~ β_4 に圧接または接合することにより集電端子を形成することができる(第2回(B)図示)。」と訂正します。

7. 補正の内容

- (1) 別紙の第2回(A)を加入します。
- (2) 第2回(B')、第2回(C')、および第2回(D')を別紙表面に赤字で示す通り訂正します。
- (3) 明細書第3頁第8行~第13行に「第2回(B')および(C')はエミッタ領域を……第1回(A)に対応する断面図、」とある記載を、「第2回(B')はエミッタ領域を突出構造とした従来のパワートランジスタの平面図。第2回(B')および(C')は第1回(A)におけるB~B線およびC~C線に沿う断面図、第2回(D')は断面(A)~(D)のパワートランジスタにエミッタ領域端子を形成した状態を断面(A)のD~D線に沿う断面図で示す図。」と訂正します。
- (4) 明細書第4頁第20行~第5頁第13行に「第2回(B')および(C')にその一例を示す。……形成することができる。」とある記載を、「第2回(B')はその1例を示す平面図であり、第2回(B')および(C')は第1回(A)のB~B線およびC~C線に沿う断面図である。」

第2回

(A)




Fig. 2

